실험 가이드
NAND·NOR 게이트만으로 AND·OR·NOT 만들기 (실측 전압)
7400·7402로 만든 게이트의 출력 전압을 논리 레벨 규격과 비교합니다.
NAND와 NOR는 "만능 게이트"라서 이것 하나로 AND, OR, NOT을 모두 만들 수 있습니다. 실제로 7400(NAND)과 7402(NOR)로 회로를 만들고 입력을 0 V와 5 V로 바꿔 가며 출력을 멀티미터로 잰 결과를 정리했습니다.
1. 연결 방법
| 재료 | 만들 게이트 | 연결 | 게이트 수 |
|---|---|---|---|
| NAND | NOT | NAND(A, A) | 1 |
| NAND | AND | NAND(NAND(A, B), NAND(A, B)) | 2 |
| NAND | OR | NAND(NAND(A, A), NAND(B, B)) | 3 |
| NOR | NOT | NOR(A, A) | 1 |
| NOR | OR | NOR(NOR(A, B), NOR(A, B)) | 2 |
| NOR | AND | NOR(NOR(A, A), NOR(B, B)) | 3 |
표의 연결은 모두 네 가지 입력 조합에서 코드로 확인한 것입니다. NAND로는 AND가, NOR로는 OR가 게이트 2개로 가장 간단하고, 반대쪽은 3개가 필요합니다.
2. 측정 결과
| 회로 | 입력 | 측정 출력 | 이론 | 판정 |
|---|---|---|---|---|
| NAND → AND | 00 | −1.68 mV | 0 | ✓ |
| NAND → AND | 01 | 0.01 mV | 0 | ✓ |
| NAND → AND | 10 | 0.01 mV | 0 | ✓ |
| NAND → AND | 11 | 4.9774 V | 1 | ✓ |
| NAND → OR | 00 | 0.11 mV | 0 | ✓ |
| NAND → OR | 01 | 4.9956 V | 1 | ✓ |
| NAND → OR | 10 | 4.9590 V | 1 | ✓ |
| NAND → OR | 11 | 4.9873 V | 1 | ✓ |
| NAND → NOT | 0 | 4.9254 V | 1 | ✓ |
| NAND → NOT | 1 | 0.00 mV | 0 | ✓ |
| NOR → AND | 00 | −0.16 mV | 0 | ✓ |
| NOR → AND | 01 | 0.12 mV | 0 | ✓ |
| NOR → AND | 10 | −0.28 mV | 0 | ✓ |
| NOR → AND | 11 | 4.9557 V | 1 | ✓ |
| NOR → OR | 00 | 9.96 mV | 0 | ✓ |
| NOR → OR | 01 | 4.8822 V | 1 | ✓ |
| NOR → OR | 10 | 4.8852 V | 1 | ✓ |
| NOR → OR | 11 | 4.8847 V | 1 | ✓ |
| NOR → NOT | 0 | 4.9125 V | 1 | ✓ |
| NOR → NOT | 1 | 9.75 mV | 0 | ✓ |
74LS 규격으로 0.8 V 이하를 0, 2.0 V 이상을 1로 판정하면 20개 측정값이 모두 이론과 맞습니다. High 출력은 4.88~5.00 V, Low 출력은 −1.68 mV~9.96 mV로, 출력 규격(High ≥ 2.7 V, Low ≤ 0.5 V)보다 훨씬 여유 있게 나왔습니다. 출력에 다른 게이트나 LED를 연결하지 않은 무부하 상태라 이상적인 값에 가깝습니다.
3. 문턱 전압
입력에 천천히 변하는 전압을 넣고 오실로스코프로 입출력을 겹쳐 보면, 출력이 바뀌는 입력 전압(문턱 전압)은 약 1.5 V였습니다. 이 값은 Low 인정 한계 0.8 V와 High 인정 한계 2.0 V 사이에 있어야 하고, 실제로 그 사이에 있습니다. 규격이 이 구간을 "정해지지 않음"으로 두는 이유는 칩마다, 온도마다 문턱 전압이 조금씩 다르기 때문입니다.
4. 오실로스코프에서 구형파가 기울어 보일 때
실험 중 구형파 입력이 평평하지 않고 기울어져 보이는 문제가 있었습니다. 가장 흔한 원인은 채널 입력이 AC 결합으로 되어 있는 것입니다. AC 결합은 직류를 막는 고역 통과 필터라서, 구형파의 평평한 부분이 시간이 지나며 0 V 쪽으로 처집니다. 결합 차단 주파수를 10 Hz로 가정하면 처지는 정도는 다음과 같습니다.
| 구형파 주파수 | 반주기 동안 처지는 정도 |
|---|---|
| 50 Hz | 46.7% |
| 100 Hz | 27.0% |
| 500 Hz | 6.1% |
| 1 kHz | 3.1% |
| 10 kHz | 0.3% |
논리 회로의 파형은 직류 레벨이 중요하므로 채널 설정을 DC 결합으로 바꾸세요. 프로브 보정(프로브 끝의 보정 단자에 대고 조정 나사를 돌리는 것)이 안 맞아도 모서리가 둥글거나 튀어나와 보입니다.
5. 보고서에 쓸 때
- 측정 전압을 0/1로 바꿀 때 어떤 기준(예: 74LS의 0.8 V, 2.0 V)을 썼는지 적으세요.
- 입력을 스위치 대신 점퍼선을 꽂았다 뺐다 해서 바꿨다면, 뺀 입력이 떠 있지 않도록 GND에 꽂아 0을 만들었는지 확인하세요.
여러 비트를 다루는 회로는 진법 변환기와 4비트 ALU 계산기로 기대값을 먼저 확인할 수 있습니다.