증가형 MOSFET 전류-전압 특성: 문턱전압과 K를 그래프로 구하기

2N7000의 I_D–V_DS, I_D–V_GS 특성을 PSpice 결과로 읽고, 브레드보드 측정에서 자주 틀리는 부분을 정리합니다.

증가형 N채널 MOSFET은 게이트-소스 전압 V_GS가 문턱전압 V_th를 넘어야 채널이 생겨 드레인 전류가 흐릅니다. 게이트는 산화막으로 막혀 있어 직류 게이트 전류는 사실상 0이고, 전류를 정하는 것은 게이트 전압입니다. 1~6절의 숫자는 2N7000 PSpice 모델의 시뮬레이션 결과와 그것으로 계산한 값이고, 브레드보드에서 직접 잰 결과는 7절에 따로 모았습니다.

1. 세 가지 동작 영역

여기서 K는 소자 상수로, 공정과 채널 크기로 정해집니다(교재에 따라 K_n/2로 쓰기도 합니다).

비포화(트라이오드) 영역에서는 V_DS에 따라 전류가 늘어나 저항처럼 동작하고(닫힌 스위치), 포화 영역에서는 V_DS와 거의 상관없이 V_GS만으로 전류가 정해집니다(증폭기). BJT의 '포화'와 이름은 같지만 뜻은 반대라는 점에 주의하세요. MOSFET의 포화 영역은 BJT의 활성 영역에 해당합니다.

2. 측정 회로

게이트에 V_GG를 걸고, 드레인 쪽 V_DD를 바꿔 가며 V_DS를 맞춘 뒤 R_D 양단 전압으로 I_D = V_RD/R_D를 구합니다. 2N7000은 TO-92 평평한 면을 앞으로 봤을 때 왼쪽부터 소스, 게이트, 드레인입니다. BJT(2N3904: E, B, C)와 순서가 비슷해 보여 헷갈리기 쉬우니 꽂기 전에 데이터시트로 확인하세요.

3. I_D–V_DS 특성

• 꺾이는 지점 = V_GS − V_th: 전류가 최종값의 99%에 닿는 V_DS가 V_GS − V_th와 거의 같습니다(시뮬레이션 간격이 0.1 V라 그 정도 오차는 있습니다).
• 포화 전류는 V_GS의 제곱으로 는다: V_GS가 0.1 V씩 오를 때 포화 전류는 1.92 → 6.96 → 14.84 → 25.29 mA로 늘었습니다. 문턱 근처에서는 0.1 V가 전류를 몇 배로 바꿉니다.
• 비포화 영역의 식도 맞는다: V_GS = 2.5 V, V_DS = 0.1 V에서 위 식은 10.8 mA로 PSpice(10.97 mA)와 비슷합니다.
• V_GS = 2.1 V에서도 0이 아니다: 약 8 µA가 흐릅니다. 문턱 아래에서도 전류가 지수적으로 조금 흐르는 서브스레숄드 영역입니다.

4. I_D–V_GS 특성과 문턱전압 구하기

포화 영역에서 전류의 제곱근은 V_GS에 정비례합니다. 그래서 √I_D를 V_GS에 대해 그리면 직선이 되고, 그 직선이 가로축과 만나는 점이 V_th, 기울기의 제곱이 K입니다.

V_DD = 4 V에서 V_GS 2.2~2.5 V 네 점으로 맞추면 V_th ≈ 2.084 V, K ≈ 147 mA/V²이고, 네 점 모두 몇 % 안에서 맞습니다. 실험 교안에서 쓰는 V_th = 2.093 V와도 9 mV 차이입니다. 문턱전압을 'I_D가 처음 0이 아닌 V_GS'로 읽으면 2.1 V처럼 서브스레숄드 전류 때문에 애매해지므로, 직선 맞춤으로 구하는 편이 재현성이 좋습니다. 다음 실험(MOSFET 바이어스)에서 동작점을 계산할 때 이 두 값을 그대로 씁니다.

5. 실제 부품으로 잴 때 흔한 실수

• 실제 V_th는 모델과 다를 수 있다: 2N7000 데이터시트의 V_GS(th)는 최소 0.8 V, 대표 2.1 V, 최대 3.0 V입니다. 같은 V_GS에서도 부품에 따라 전류가 크게 다르므로, V_GG는 낮은 값부터 올리면서 전류를 먼저 확인하세요. 아래는 위 K로 계산한 예입니다.

  Vth	VGS 2.5 V일 때 ID	VDS 4 V에서 소비 전력
  2.3 V	5.9 mA	23.6 mW
  2.084 V (모델)	25.5 mA	102 mW
  1.9 V	53.1 mA	212 mW
  1.7 V	94.4 mA	378 mW

  전원 장치의 전류 제한을 걸어 두고, 소비 전력이 데이터시트 한계(400 mW)에 가까우면 전압을 빨리 내립니다.
• R_D가 10 Ω이라 전압이 아주 작다: 2.2 V에서 1.9 mA면 R_D 양단은 약 19 mV, 2.1 V의 8 µA는 0.08 mV입니다. 멀티미터를 mV 범위로 두고, 분해능보다 작은 값은 '0'이 아니라 '측정 한계 미만'으로 적습니다.
• V_DS는 직접 잰다: V_DD = V_DS + I_D·R_D이므로 25 mA면 0.25 V 차이가 납니다. 표의 V_DS는 드레인-소스 사이를 멀티미터로 보면서 V_DD를 조정해 맞춥니다.
• 열 때문에 전류가 흘러간다: 수십 mA × 수 V면 패키지가 데워지고, 온도가 오르면 문턱전압이 내려가 전류가 서서히 늘어납니다. 큰 전류 칸은 값이 자리 잡는 즉시 읽고 전원을 내립니다.
• 게이트를 띄워 두지 않는다: 게이트가 떠 있으면 정전기나 손으로 충전돼 제멋대로 켜지고, 정전기에 산화막이 손상될 수도 있습니다. V_GG를 연결하기 전까지는 게이트를 접지에 묶어 두세요.

6. 오실로스코프 XY 모드로 곡선 한 번에 보기

드레인에 0~5 V 삼각파(약 100 Hz)를 넣고, 소스와 접지 사이에 R_S = 100 Ω을 넣어 CH1에 드레인 전압, CH2에 소스 전압을 걸면 V_S = I_D·R_S이므로 화면에 전류-전압 곡선이 바로 그려집니다. 다만 두 가지를 알고 봐야 합니다.

• R_S가 V_GS를 깎는다: 전류가 흐르면 소스 전압이 올라가 실제 V_GS는 V_GG보다 작습니다. V_GG = 3 V일 때 위 모델로 계산하면 R_S가 없을 때는 약 124 mA가 흘러야 하지만, R_S = 100 Ω이 있으면 V_GS ≈ 2.30 V, I_D ≈ 6.98 mA로 자리 잡습니다. 그래서 XY 곡선의 평평한 높이는 'V_GS = V_GG' 곡선과 다릅니다.
• X축은 V_DS가 아니라 V_D다: 드레인-소스 전압은 V_D − V_S이므로 곡선이 오른쪽으로 V_S만큼 밀려 보입니다.
• 삼각파가 0 V 아래로 내려가면 안 된다: 드레인이 음이 되면 MOSFET 내부의 바디 다이오드가 켜져 반대 방향 전류가 흐르고 곡선 왼쪽 끝이 꺾입니다. 함수발생기 오프셋으로 0~5 V가 되도록 맞추고 화면으로 확인합니다.

7. 실제 브레드보드에서 측정해 보면

같은 회로(R_D = 10 Ω)를 브레드보드에 꾸며 R_D 양단 전압을 멀티미터로 재고 I_D = V_RD/R_D로 구했습니다. 아래 표의 값은 기록된 그대로입니다(단위 mA).

• 문턱전압이 약 0.55 V 낮았다: 실측 2.0~2.5 V 여섯 점으로 4절과 같은 직선 맞춤을 하면 V_th ≈ 1.535 V, K ≈ 123 mA/V²입니다. K는 PSpice 맞춤(147 mA/V²)과 비슷하고 V_th만 크게 다릅니다. 데이터시트 범위(0.8~3.0 V) 안이므로 불량이 아니라 부품 편차입니다.
• 그래서 2.1 V에서 이미 수십 mA: PSpice에서는 V_GS 2.1 V가 문턱 바로 위라 약 8 µA였지만, 실측은 V_DS 4 V에서 46.99 mA로 약 5,801배였습니다. 제곱 법칙에서는 문턱 근처의 작은 전압 차이가 이렇게 큰 배수가 됩니다.
• 맞춤 직선에서 양 끝이 벗어난다: 맞춘 식은 2.0 V에서 실측보다 20%, 2.5 V에서 9% 큽니다. 전류가 100 mA 가까이 되면 소자가 데워지고 이동도가 떨어져 곡선이 눕습니다. 맞춤 범위를 어디로 잡았는지 함께 적어야 다른 사람이 같은 값을 얻습니다.
• 포화 영역이 평평하지 않다: V_DS를 2 V에서 4 V로 올리는 동안 전류가 V_GS에 따라 5~19% 더 늘었습니다. PSpice 모델에는 거의 없던 채널 길이 변조와 발열이 함께 보이는 부분입니다.
• 정격 전력에 닿았다: V_GS 2.5 V, V_DS 4 V 칸은 102.74 mA × 4 V ≈ 411 mW로, 2N7000의 정격(400 mW, 25 °C)을 넘습니다. 문턱이 낮은 부품이면 표의 오른쪽 아래 칸은 짧게 읽고 바로 전압을 내려야 합니다.
• V_DS 0.1 V 줄이 거의 같다: V_DS/I_D는 V_GS 2.1 V에서 17.6 Ω, 2.5 V에서 14.8 Ω입니다. 실측 맞춤 식으로는 2.5 V, 0.1 V에서 22.6 mA가 나와야 해서, 채널 밖의 저항(배선, 브레드보드 접촉, V_DS를 잰 위치)이 섞였을 가능성이 큽니다. 비포화 영역을 볼 때는 드레인과 소스 다리에 프로브를 직접 대는 편이 좋습니다.

이 실측 V_th와 K로 다음 실험의 바이어스 회로를 계산하면 실제 결과와 잘 맞습니다. MOSFET 바이어스 가이드의 실측 절에서 비교했습니다.

8. 보고서에 쓸 때

• I_D–V_DS 그래프에 V_DS = V_GS − V_th 경계선을 함께 그리면 비포화와 포화 영역이 한눈에 구분됩니다.
• I_D–V_GS 측정값으로 √I_D 그래프를 그려 자기 부품의 V_th와 K를 구해 두면, 다음 바이어스 실험에서 이론값을 계산할 때 모델값 대신 쓸 수 있습니다.
• 시뮬레이션과 실측의 차이는 대부분 V_th 차이에서 옵니다. '오차율'만 적기보다 두 곡선이 가로로 얼마나 밀려 있는지(문턱전압 차이)를 적는 편이 설명이 됩니다.

측정한 표를 붙여 넣어 그래프로 그릴 때는 실험 데이터 처리기(자유 형식), 저항 양단 전압에서 전류를 구할 때는 옴의 법칙 계산기, 작은 전압을 읽을 때 멀티미터 오차는 멀티미터 오차 계산기로 확인하세요.